⑲ 日本国特許庁(JP)

⑪特許出願公開

②公開特許公報(A)

平3-283176

֍Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月13日

G 11 C 11/22

8522-5L

審査請求 未請求 請求項の数 2 (全31頁)

9発明の名称 強誘電体メモリ

②特 頭 平2-84680

②出 類 平2(1990)3月30日

 \blacksquare 啓 闭発 明者 豊 勿発 明者 ठव 部 和秀 晃司 @発 明 者 .山 川 井 基 真 ②発 明 者 今

神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場內 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場內 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場內 神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場內

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

株式会社東芝

外3名

ON 1881 28

1、発明の名称

①出 願

人

弦誘電体メモリ

- 2、 持許請求の範囲
- (i) 強誘電体の分極によってミピットの情報を記録する強誘電体メモリにおいて、前記強誘電体メモリにおいて、前記強誘電はを決む一対の超極のうち、第1章極に1ピットの情報の二値の書き込みに対応する2つの電位間の中間もしくは略中間の電位を保持させる手段を接続したことを特徴とする強誘電体メモリ。
- (2) 生態電体の分極によって1ビットの情報を記録する強誘電体メモリにおいて、前記強誘電体メモリにおいて、前記強誘電体を挟む一対の電極のうち、第1電極に1ビットの情報の二値の書き込みに対応する2つの電位の前記二値の書き込みに対応する2つの電位のいずれか

を印加する予段を接続したことを特徴とする難誘 電体メモリ。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明に、強誘電体メモリに関する。

(従来の技術)

装誘電はメモリは、近年その高業機性、高速性、不揮発性から注目を集めている。これは、選誘電体の持つ自発分極を外部から加える電界によって反転させ、その方向によって1ピットの情報を記憶させようとするものである。

並誘電体に、その印加電圧と内部に生じる自発 分極との間に第23回に示すようなヒステリシス特 性を有する。強誘電体に電圧 V u を印加すると A 点で示される分極を生じる。強誘電体に印加する 電圧を次第に下げていき、ついに 3 V になっても B 点で示される分極が残る。更に、逆の電圧を可 加していくと電圧 — V u で C 点で示される分極が 生じ、この電圧を上げていき、 0 V になった時に

上述したように強誘電体メモリとして使用するには、書き込み、読み出しの際に強誘電体の分極を任意に反転させる必要がある。しかしながら、強誘電体の分極を反転させるためには強誘電体を挟む一対の電位の上下関係を反対にしなければならない。即ち、第27図に示すように強誘電体11を挟む一対の電極12、13のうち第1電極12がレベル、第2電極13が日レベル、或いはその逆

みをL又はHレベルの電位にすれば、他方の電極はそのいずれかの電位に固定しておくことによって、電位差を生じた時に電荷が蓄えられ、等電位の時には蓄えられない状態にすることができる。 即ち、従来のキャパシタによるDRAMでは全てのメモリセルのキャパシタの電極の一方を共通にすることができ、配線が簡単である。

にさせるないのでは、 がはないでは、 がはないでは、 がはないでは、 がはないでは、 がはないでは、 がはないでは、 がいかでは、 がいかでは、 がいかでは、 がいかでは、 でいたが、 でいが、 でいが、 でいが、 でいたが、 でいが、 でいが の状態を実現するるためには、両竜挺12、13にL Hレベルの電位がかかるようにしなければならない。例えば、J.T.EVANS らが1EEE JOURNAL OF SOLID-STATE CIRCUITS VOL.23.No5 1988の中の

・一方、従来のキャパシタによるダイナミックランダムアクセスメモリ (DRAM) では、キャパシタに電荷が蓄えられているか否かで 1 ピットの 情報を記録するため、キャパシタの一方の電極の

(発明が解決しようとする課題)

本発明は、上記従来の問題点を解決するためになされたもので、従来のDRAMと同様な構造で強誘電体の分極反転を行うことが可能で、更にアクセスタイムが短く、長寿命の強誘電体メモリを提供しようとするものである。

[発明の構成]

(謀題を解決するだめの手段)

本免明に関わる弦誘電体メモリは、弦誘電体

٠;٠

の分極によって1 ビットの情報を記録する強誘電体メモリにおいて、 別記強誘電体を挟む一対の電 整のうち、 第 1 電極に 1 ビットの情報の二値の書 き込みに対応する 2 つの電位のいずれかを与える 手段を接続し、 第 2 電極に別記二値の書き込みに 対応する 2 つの電位間の中間もしくは略中間の電 位を保持させる手段を接続したことを特徴とする ものである。

また、本発明に係わる別の強誘電体メモリはは、強誘電体の分極によって1ピットの情報を記録さなる強誘電体メモリにおいて、前記被誘電体をを観している。第1電極に1ピットの情報のつうち、第1電極に1ピットの情報のである。第2電極に前記しての電位の中間もしばのの電位のの電位を保持させるかので間のである。

前記強誘竜体としては、好えばジルコン酸チタン酸鉛(P2T)等が挙げられる。

(実施例)

以下、本発明の実施例を図面を参照して詳細に説明する。

実施例1

第 1 図は、本実施例 1 の強誘電体メモリの回路 図である。このメモリは、列方向に延びる複数の ビット線対 B L 1 、 B L 2 で B L 2 を行 方向に延びるワード線 W L 1 … W L 2 及び一対の 前記電優としては、例えばアルミニウム、多結晶シリコン、金属シリサイド、タングステン、白金、金等を挙げることができる。

前記第1、第2の電極に印加される電点は正電位のみならず負電位でもよい。

(作用)

本発明によれば、従来のDRAMと司技な構造、つまり选誘電体を挟む電極のうち、第2電極を全てのメモリセルについて共通にすることができるため、配線及び制御回路を簡略化できる。これは、メモリセルの集積度を向上でき、メモリセルの数が増加するほど有利である。

更に、本発明に係わる別の強誘電体メモリによれば電源の印加中に第2電極の電位を二値の書を 込みに対応するいずれかと等しくする手段を付加 することによって、第1、第2の電極間の上下期 係が変わらないため、分極方向は変化しないが、 両電極が等しい時には電荷が蓄えられず、異なる 時には電荷が蓄えられるという、強誘電極で十分 な誘電率を利用した小さなキャバシタ面景で十分

ダミーワード線 D W L 、 D W L ' を有する。 前記 ピット線 B L i 、 B L i … B L . 、 B L . と前記 ワード線WL;…WL。の交差部には、1つの強 誘電体コンデンサ及び1つのトランジスタからな る強誘電体メモリセルがそれぞれ接続され、前記 ピット線BL:、BL:…BL.、BL.と前記 グミーワード線DWL、DWL」の交差部には、 1 つの参照用常誘電体コンデンサと1 つのトラン ジスクからなるダミーセルがそれぞれ接続されて いる。前記ワード線WL、及び一方のダミーワー ド線DWLを選択することにより、前記一方のピ ット線(例えばBL゛)に接続されるメモリセル に対して他方のビット線(例えば B L 、)に接続 されるダミーセルが選択される。単純化するため に以下、ピット線BLI、BLIと前記ワード線 WL:、WL:の交差部に接続される2つのメモ リセル、ピット級 B L i 、 B L i と前記ダミーク ード線DWL、DWL'の交差部に接続される― 対のダミーセルを中心にして投資する。

一方のピット線BL」とワード線WL」の交差

部に接続されるメモリセルは、強誘電体コンデン サ M C 及びスイッチングトランジスタ M F とから 構成されている。この強誘電体コンデンサMCは、 例えばスパッタ法等により成題されたジルコン酸 チタン鼓鉛からなる強誘電体層を例えば白金から なる第1、第2の電極で挟んだ構造を有する。前 記コンデンサMCの第1電極は、前記スイッチン グトランジスタMFを介して一方のピット線 BL」に接続されている。前記コンデンサMCの 第2電極は、ブレート線PLに接続されている。 ここで、LレベルとしてVss、Hレベルとして V ccを選び、前記プレート線PLを1/2 V cc電位 とした。また、前記電位を与える方式は外部から 供給する、内部で作成するなど各種考えられるが、 本実施例し(以下の実施例でも同様)では抵抗に よる分圧によって得た。前記スイッチングトラン ジスタMFのゲートは、前記ワード線WL』に接 読されている。また、他方のピット線 B L i とワ -- ド線W L 2 の交差部に接続されるメモリセルは、 前述したのと同様な構造の強誘電体コンデンサ

M C ・ 及びスイッチングトランジスタ M F ・ とから構成されている。前記コンデンサ M C ・ の第 1 電極は、 前記スイッチングトランジスタ M F ・ を介して他方のピット線 B L ; に接続されている。前記コンデンサ M C ・ の第 2 電極は、 前記プレート線 P L に接続されている。前記スイッチングトランジスタ M F ・ のゲートは、 前記フード線 W L 2 に接続されている。

前記一方のというは とされるがストはおけるがストはは、 がいるが、このが、このが、このが、このが、このが、このが、ののでは、 がいれるが、このでは、 がいれる。このでは、 がいた。 がいた

る。前記スイッチングトランジスタDFのゲート は、前記他方のダミーワード線DWL。に接続さ れている。また、他方のピット線BLiと一方の ダミーワード線DWLの交差部に接続されるダミ ーセルは、前述したのと同様な構造の常誘電体コ ンデンサDC′及びスイラチングトランジスタ DF'とから構成されている。前記コンデンサ DC'の第1電極は、前記スイッチングトランジ スクDF'を介して他方のピット線 BL」に接続 されている。前記コンデンサMC'の第2乾極は、 前記プレート線PLに接続されている。前記スイ ッチングトランジスタDF'のゲートは、前記一 万のダミーワード線DWLに接続されている。こ のようなメモリセル及びダミーセルを有する強誘 鎧体メモリにおいて、書き込み動作、保持動作、 及び読み出し動作に必要な周辺回路も従来のダイ ナミックランダムアクセスメモリ (DRAM) と ほぼ同じである。

、即ち、前記ワード線W L 1 、W L 2 はローデコーダノワード線ドライバ 1に接続され、前記各ダ

ミーワード線 D W L 、 D W L ' はダミーワード線 デコーダノドライバ 2に接続されている。

前記ピット線対BLi、BLiは、読み出し時 に抜ビット線対 B L , 、 \overline{B} L , をプリチャージ電 位Vrcにする第1イコライズ回路 3、書き込み後 に該ビット線対BL、、BL、をコンデンサMC MC'の第2電極と同じ1/2 Vccにしてメモリセ ルの戒荷をキャンセルする第2イコライズ回路 -に接続されている。前記第1イコライズ回路 3は 第1クロック信号は、により動作される。なお、 前記第1イコライズ回路 3からのプリチャージ電 位VャcはVccとVssの電位が選択できるようにな っている。前記第2イコライズ回路 4は、第2ク ロック信号す。により動作される。また、前記 ピット線対BL:、BL: はセンスアンプ信号 φ_{ACT} 、 φ_{ACT} により動作されるセンスアンブ に接続されている。更に、前記ピット線対 B L: Bliは、カラム選択用スイッチングトランジス タCFi。СCFы気びデータ入出力線エノO、 I/Oを介して図示しないテーダ入出力部に接続 されている。前記カラム選択用スイッチングトランジスタCF..、CF..のゲートは、カラム選択 銀CSL, を介してカラムデコーダノカラムセレクト銀ドライバ 6に接続されている。

[書き込みモード]

上述した本実施例1の強誘電体メモリでの書き 込み動作およびタイミングを第5図を用いて説明 する。

従来のダイナミックランダムアクセスメモリ (DRAM) と同様に、チップイネーブル CE を L レベルに下げる前に書き込み信号 WE を L レベルに下げる前に書き込みサイクルが開始される。チップイネーブル CE を L レベルにより、書き込みサイクルが開始される。チップル CE を L レベルにデータ D INは 確定い で に は、知 のとする。チップが選択されていないには、第2クロック信号 タ 2 を V ccとして 第2イズ 回路 4を動作し、ピット 級対 B L 1 に 1/2 V ccにブリチャージ、イコライズされている。

ンジスタCFi、CFiがオンしてデータ入出力 線 1 / 0 、 1 / 0 とピット線対 B L , 、 B L , が それぞれ接続され、データ入出力線1/0、 I/Oの電位(V s s又は V cc)とピット線対 BL、BL、の電位が等しくなる。このような 動作により、ピット線対TB L』、BL』と1/2 Vccの電位を持つプレートラインPLの間に電位 差が生じるため、前記ワード線WL」に繋がり、 前 記電位差が与えられるメモリセルの 強誘 電体コ ンデンサMCは書き込むデータに応じて分極され る。書き込みがなされた後、カラムセレクト線 C S L:をVccからVssにすると、カラム選択用 スイッチングトランジスタCFi、CFiがオフ してピット線対BL:、BL:はデータ入出力線 「/〇、「/〇から切り離される。同時に、第2 クロック信号 þ z を V s s か ら V ccにして、 ピット 線対BL:、BL;を 1/2Vccにイコライズする。 これによりメモリセルの両電極の電位がどちらも 1/2 V ccになるため、書き込み時に蓄えられた電 荷がキャンセルされる。しかし、電位差は0であ

一方、アドレス信号の指定によりカラムデコーダ/カラムセレクト線ドライバ 6を動作し、選択されたカラムセレクト線 C S L 1 を V s s から V ccに引き上げると、カラム選択用スイッチングトラ

るから、書き込まれた分極は変化しない。その後、フード線WL」をVccからVssにすることにより前記メモリセルは一方のピット線BL」から切り離される。チップイネーブルCEをHレベルに引き上げ、書き込みサイクルを終了する。この一連の助作で、アドレス信号で指定された強誘電はよりせルにデータが書き込まれ、保持される。

[読み出しモード]

可記書を込みモードにより書き込まれているデータの読み出し動作及びタイミングを第6図を用いて説明する。なお、この読みだし動作では第1図において書き込まれているデータを読み出す前のピット親プリチャージ電位は第1クロック信号のピット親プリチャージ電位は第1クロック信号のにより動作される第1イコライズ回路 3の電位である V rcであるが、ここでは V ccとする。

チップイネーブル C E を L レベルに下げる時に 哲き込み信号 W E を H レベルにすることにより統 みだりサイクルが開始される。チップイネーブル C E を L レベルに下げる以前に、メモリアドレス は確定しているものとする。チップを選択していない時にはビット線対 B L : 、 B L : は第 2 イコライズ回路 4によって 1/2 V ccにブリチャージ、イコライズされている。

第2クロック信号 ø z を V s s に し、ビット線対 B L i 、 B L i のブリチャージ、イコライズを解 除すると同時に第1クロック信号 p i を V s s から V ccに引き上げる。これによりピット線対BL;、 BL; は、Vccにブリチャージ、イコライズされ る。ここで第1クロック信号 ø i を V ccから V ss に引き下げると、ピット線対BLI、BLIは Vccレベルに保たれたままフローティング状態に なる。この状態でアドレス信号の指定によってロ ーデコーダ/ワード線ドライバ 1を動作し、選択 されたワード線WL;をVssからVccに引き上げ る。これと同時に強誘電体メモリセルが繋がる一 方のピット線BL」の相補 (他方) のピット線 BLiに常誘電体コンデンサDC。及びスイッチ ングトランジスタDF°からなるダミーセルが繋 がるようにダミーワード線デコーダノドライバ 2

われる。この電位差を従来のダイナミックランダムアクセスメモリ(DRAM)と同じセンスアンブ 5によって増幅してやれば、書き込まれていたデータを読み出したことになる。

具体的には、ビット線対BL」、BL」に電位 差が生じた状態でセンスアンプ信号 φ ACT 、

が励く。つまり、一方のダミーワード線DWL 選択され、VssからVccに引き上げられること より、前記ダミーセルが前記他方のピット線 BL、に繋がる。かかる動作により、選択され 強誘電体コンデンサM C 及びトランジスタM F らなる強誘電体メモリセルに接続される一方の ット線 B L , に V cc、ブレートライン P L に V ccが加わる。この時、前記メモリセルの強誘 体コンデンサMCが前記電界方向と同じ分極方 を持っていた場合には電流の流れ込みが小さく 分極方向が逆でこの電界によって分極が反転す 場合にはより大きな電流が流れ込むことになる これに伴い、前者では一方のピット線BL;の 位低下が小さく、後者では一方のピット線BL の電位低下が大きくなる。前記ダミーセルとし は、両者の中間の電流が流れ込み、電位低下も . 間となるような容量を持つ常誘電体キャパシタ 用いることにより、従来のダイナミックランダ アクセスメモリ (DRAM) よ同様にデータの がピット線対BL:、BL;の電位差となって

.....

カデータ Dour に出力される。前記カラムセレ ト段CSL:をVccからVssにすることにより データ入出力線1/0、1/0はピット線対 B L i 、 B L i から切り離される。センスアン 信号 ø Act 、 ø Act を操作してセンスアンプ 5 の動作を停止した後、第2クロック信号中』を VssからVccにして、ピット級対BLi、BL を 1/2 V ccにイコライズする。これにより強誘 体メモリセルの両電極の電位がごちらも 1/2 V になるため、再書き込み時に蓄えられた電荷が ャンセルされる。しかし、電位差は0であるか 書き込まれた分極は変化しない。その後、ワー 親WL:をVccからVssにして該ワード線WL に繋がった強誘電体メモリセルをピット線BL から切り離す。チップイネーブルCEをHレベ に引き上げることにより読み出しサイクルを終

なお、前述した第6図では第1図において書 込まれているデータを読み出す前のピット線プ チャージを行う第1イコライズ回路 3の電位 V。 をVccとしたが、Vssとしてもよい。この場合の 読み出し動作を第7図のタイミングチャートを参 照して以下に説明する。・

第2クロック信号 o z をVssにして、ピット線 対BL」、BL」のブリチャージ、イコライズを 解除すると同時に第1クロック信号φ」をVssか らVccに引き上げる。これによりピット線対 B L i 、 B L i は、 V ssにプリチャージ、イコラ イズされる。ここで、第1クロック信号は、を VccからVssに引き下げると、ピット線対BL』、 B L i は V s s レベルに保たれたままフローティン グ状態になる。この状態でアドレス信号の指定に よりローデコーダ/ワード線ドライバ』を動作し、 選択されたワード線WしょをVssからVccに引き 上げる。これと同時に前述したように強誘電体メ モリセルが繋がる一方のピット線BLiの相補 (他方)のピット線 B L , に常誘電体コンデンサ DC、及びスイッチングトランジスタDF、から なるダミーセルが繋がるようにダミーワード線デ コーダ/ドライバ 2が働く。かかる動作により、

昇の小さいピット段の電位はVssに引き下げられる。その他の動作は、前述したのと同様である。

以上のように、本実施例1の強誘電体メモリで は笠誘竜体メモリセルを構成する笠誘電体コンデ ンサMCの第1電極を1ピットの情報の二値の書 き込みに対応する2つの電位(Vss又はVcc)の いずれかを与えるピット線(例えば一方のピット 誤 BLi) にスイッチングトランジスタMFを介 して接続し、同コンデンサMCの第2電極を前記 二鉅の者き込みに対応する2つの電位間の中間 (例えば 1/2 V cc) 電位を保持させるプレート線 PLを接続することによって、既述した書き込み 動作で説明したようにコンデンサMCの第1電極 に接続されるピット線BL」をVcc又はVssにす ることでコンデンサ M C の第1電極、第2電極を **それぞれHレベル、Lレベル又は反転したLレベ** ル、Hレベルにすることができる。したがって、 本実施例1によれば従来のように前記弦誘電体コ ンデンサ間にH、LDベルの状態と逆の状態を実 現 す る た め に ワー ド 線 と 同 じ 本 数 だ け ド ラ イ ブ 線

選択された強誘竜体コンデンサMC及びトランジ スタMFからなる強誘電体メモリセルに接続され る一方のピット線BL』にVss、ブレートライン PLに 1/2V ccが加わる。この時、前記メモリセ ルの強誘電体コンデンサMCが前記電界方向と同 じ分極方向を持っていた場合には電流の流れ込み が小さく、分極方向が逆でこの電界によって分極 が反転する場合にはより大きな電流が流れ込むこ とになる。これに伴い、前者では一方のピット線 BL:の電位上昇が小さく、後者では一方のビッ ト線 B. L. の電位上昇が大きくなる。前記ダミー セルとしては、両者の中間の電流が流れ込み、電 位上昇も中間となるような容量を持つ常誘電体キ ャパシタを用いることにより、従来のダイナミッ クランダムアクセスメモリ (DRAM) と同様に データの差がピット線対 B L 1 、 B L 1 の電位差 `となって現われる。この状態でセンスアンブ動作 信号 φ ACT 、 φ ACT をそれぞれ操作してセンスア ンプ 5を動作させることにより、電位上昇の大き いピット線の電位はVccに引き上げられ、電位上

を必要とする周辺回路の頃雑化を解消できるため、 設計の自由度を向上できると共に、高密度の強誘 電体メモリを得ることができる。

また、本実施例1によれば電額を切ってもデータを保持する不揮発性を有し、リフレッシュ動作も必要ない上、従来のダイナミックランダムアクセスメモリ(DRAM)と同じ構造を有するため高集積化に通する強誘電体メモリを得ることができる。

実施例2

り1ピットの情報を記憶する。かかる構成によれば、センスアンプ 5はプリチャージ後、ワラのではプリチャージ後、ロードランサに繋がるピット線対(例えばとは、 BL」)の電位が高いかを判定するのはとりデータが得られるため、前述した北のようにメモリセルとは別個にダミーセルなりになると共になると共になりまるのは、実施のような不要になると共にリイズに強いしていることが不要になると共にリーセンを決しているというできる。ピット線プリチャートも前述した更り得るのは、実施のは、タイミングチャートも前述した通りである。

実施例3

第3回は、本実施例3の強誘電体メモリの回路 図であり、前述した実施例1の回路に強誘電体メ モリセルにおける強誘電体コンデンサの第2電優の電位を切り替える手段 7を付加した構造になっている。前記電位切り替手段 7は、プレート 線 P L の他端に分岐して設けられた第1電板 1/2 V cc、第2電板 V p L と、前記第1、第2の電板

DRAMモード用ダミーセルをそれぞれ接続した。 前記一方のDRAMモード用ダミーセルは強誘電 体キャパシタの半分の容量を持つ常誘電体キャパ シタ d D C 及びスイッチングトランジスタ d D F とから構成されている。前記キャパシタdDCの 第1 電極は、前記スイッチングトランジスタ d D F を介して一方のピット線 B L : に接続され ている。前記キャパシタdDCの第2電極は、前 記プレート級 P.L に接続されている。 前記スイッ チングトランジスタdDFのゲートは、他方の D R A'M モード用ダミーワード線 d D W L ' に接 続されている。また、他方のDRAMモード用ダ ミーセルは常誘電体キャパシタdDC′及びスイ ッチングトランジスタ d D F ' とから構成されて いる。前記キャパシタdDC.の第1電極は、前 記スイッチングトランジスタdDF'を介して他 方のピット線 B L 、に接続されている。前記キャ パシタdDC.の第2番極は前記プレート線PL に接続されている。前記スイッチングトランジス タdDF.のゲートは、一方のDRAMモード用

1/2 V cc、 V plのいずれかを選択するための第1、 第2のスイッチングトランジスタFR』、FR2 とから構成されている。前記第1、第2のスイッ チングトランジスタFRi、FR1をそれぞれオ ン、オフすることによりプレートラインPLの電 位は第1電源 1/2V ccとなり、前述した実施例 1 ように強誘電体不揮発メモリとして動作させるこ とが可能となる。前記第1、第2のスイッチング トランジスクFR:、FR2をそれぞれオフ、オ ンすることによりプレートラインPLの竜位は VァLとなる。このVァL電位は、VccでもVssでも 構わない。こうすることにより電源印加中は、従 来のキャパシタによるダイナミックランダムアク セスメモリ(DRAM)と同様に電荷の有無によ る1ピットの記憶を行うことができる。この場合、 強誘電体メモリのダミーセルとは別に一方のヒッ ト線BL」と他方のDRAMモード用ダミーワー ド線 d D W L 'の交差部に D R A M モード用ダミ ーセル、他方のピット級 B L i と一方のDRAM モード用ダミーワード線 d DWLの交差部に

ダミーワード線 d D W L に接続されている。なお、 前記 D R A M モード用ダミーワード線 d D W L 、 d D W L はダミーワード線デコーダンドライバ 2に接続されている。

次に、強誘電体不揮発メモリとして動作させる 状態を不揮発記憶モード、従来のキャパシタによ るダイナミックランダムアクセスメモリ

(DRAM) と同様に電荷の有無による1ビットの記憶を行う状態をDRAMモードと呼び、前記不揮発記憶モードからDRAMモードへの切り替え、DRAMモードでの動作、DRAMモードから不揮発記憶モードへの切り替え、にそれぞれ分けて説明する。外部出力信号として切り替え信号 CHG を与えるものとする。

【不揮発記憶モードからDRAMモードへの切り替え!

弦誘電体メモリを不揮免記憶モードで使用する時に第1クロック信号が1で動作される第1イコライズ回路 3のプリチャージ電位 Vecが Vcc 又は

V s s の ど ち ら も 取 り 得 る こ と は 前 記 実 統 例 1 に 述 べ た 通 り で あ る 。 更 に 、 D R A M モ ー ド で 使 用 す る 時 に ブ レ ー ト ラ イ ン P L の 電位 V r i と し て V c c 、 V s s の ど ち ら も 取 り 得 る こ と か ら 以 下 に 説 明 す る 4 通 り の 組 み 合 わ せ が 可 能 で あ る 。

① V p c、 V p L の 両 方 が V c c の モード 切り 替え ブリチャージ 電位 V p c、 ブレート ライン 電位 V p L と し て ど ち ら も V c c と し た 時 の 動 作 を 第 8 図 の タイミングチャートを 参照 し て 説明 する。

DRAMモード動作信号 DRは、不揮発記憶モードではHレベルに保たれている。チップィネーブル CEをLレベルに下げる前に、切り替え信号 CHCをLレベルにしておくことにより、不揮発記憶モードからDRAMモードへの切り替えサイクルが開始される。

切り替えの手順としては、DRAMのリフレッシュと同様にローアドレスを類にスキャンしていき、ワード線に繋がっている強誘電体メモリセルの分極による情報を電荷の有無による情報に順次切り替えていく。この操作を全てのワード線につ

スタDF'からなるダミーセルが繋がるようにダ ミーワード線デコーダンドライバ 2が働く。つま り、ダミーワード級DWLが選択され、Vssから Vccに引き上げられることにより、前記ダミーセ ルが前記他方のピット線BL:に繋がる。実施例 1 と同様に強誘電体メモリセルの分極による情報 を読み出し、センスアンプ 5によりピット線対 B L i 、 B L i の電位が決定される。この状態の まま電位切り替え手段 1の第1スイッチングトラ ンジスタFR: をV ccからV s s (オフ) 、第2の スイッチングトランジスタFR; をVssからVcc (オン) に変化させてブレートラインPLの電位 を 1/2 V ccから V ccにする。すると不揮発記憶モ ードで "1" が記憶されていた場合は、一方のビ ット線 B L ,が V ccになっているため、ビット線 BL、とブレートラインPLが同電位になり電荷 はキャンセルされる。逆に、不揮発記憶モードで *0 * が記憶されていた場合は一方のピット線 B L: 紅Vssになっているため、プレートライン P L の電位 V ccとの間で電荷が蓄えられる。この

いて行えば、切り替えが完了したことになる。ローアドレスをカウントアップする方法としては専用にカウンタを用意することもできるが、本実施例3ではリフレッシュカウンタを1スキャンさせて用いた。

ようにして強誘電体の分極方向による情報を電荷 の有無に対応させることができる。実数には、電 荷の有無の他に分極方向も反対のままであるが、 ブリチャージ電位Vocとブレートライン電位Vol が同電位のため、DRAMモードデ同じデータを 読み出している場合の再書き込み又はリフレッシ ニ時には分極の反転は起こらないので動作上は全 く支障がない。更に、DRAMモードでデータを 客き替えた場合には分極が反転することがあるが、 客き込み時であるためやはり支険はない。ワード 線WL,をVccからVssに引き下げてメモリセル をピット線BL:から切り離す。センスアンプ信 号 φ ACT 、 φ ACT を操作してセンスアンプ 5の動 作を停止し、第1クロック信号φ」をVssから Vccに引き上げた後、引き下げてVccフローティ ング状態にする。この間に、第1スイッチングト ランジスタFR』をVssからVcc(オン)、第2 スイッチングトランジスタFR2 をVccからVss (オフ)に変化させてブロートラインPLの電位 をVccから 1/2Vccにしておく。そして、アドレ

スぽ号の指定によってローテコーダノワード線ド ライパ 1を動へ、次のワード級WL2 をVssか らVccに引き上げ、上記操作を繰り返す。全ての 9 1 ワード親について上記提作が済んだ後、第2クロ iI. ック信号φ』をVccにし、第2イコライズ回路 4 イン によりピット線対BL:、BL:を 1/2V ccにブ B 1 リチャージ、イコライズする。また、同時に電位 B 1 切り替え手段 7の第1スイッチングトランジスタ ı. FR」をVss(オフ)、第2スイッチングトラン Ø ジスタFR,をVcc(オン)に変化させてプレー トラインPLの電位をVccにしておく。これらの 頓 すべてが完了するとDRAMモード動作信号DR V をHレベルからLレベルに引き下げる。これによ ٤ りメモリがDRAMモードに移行したことが示さ 5 れる。外部では、前記信号が出されると同時にリ 3 フレッシュ回路を動作させる必要がある。また、 内部的にはダミーセルがDRAMモード用のもの に切り替えられる。

切り替え信号CHGをHレベルにし、チップィ キーブル C·E をHレベルにすることにより不揮発

°1°、つまりピット設電位がVccであったもの を読み出す場合やリフレッシュ時において分極が 反転することになる。しかし、電荷の有無によっ て生じる電位差を拡げる方向に動くのでやはり支 降はない。古き込み時に反転しても支險はない。

③ V Pcが Vicc、 V PLが V ssのモード切り替え プリチャージ哲位 V pcを V cc、プレートライン 電位 V p L を V s s と し 工 選んだ 場合の 動作 を第 1 0 図 のタイミングチャートを診照して説明する。

不確発記憶モードの情報の読み出しをVccフロ ーティングで行った後、センスアンプ 5によりピ ット線対BL;、BL;の電位が決定される。こ の状態のまま電位切り替え手段 7の第1スイッチ ングトランジスタFR」をV ccから V ss (オフ)、 第2スイッチングトランジスタFRzをVssから V cc (オン) に変化させてプレートラインPLの 電位を 1/2 V ccから V s sにする。すると不揮発記 他モードで *1 * が記憶されていた場合はピット 段が V ccになっているため、プレートラインPL の電位Vssとの間で電荷が蓄えられる。逆に、不

! モードからDRAMモードへの切り替 クルが終了する。

② V pcが V ss. V pLが V ccのモード切り ブリチャージ電位 V pcを V ss、 ブレート 電位 V plを V ccとして選んだ場合の動作を3 のタイミングチャートを参照して説明する。

不揮免記位モードの情報の読み出しをVs ーティングで行った後、センスアンプ 5によ ット線対BL!、BL;の電位が決定される の状態のまま電位切り替え手段 7の第1スイ ングトランジスタFR」をV ccから V ss (オ 第 2 スイッチングトランジスタFRzをVss: V cc(オン)に変化させてプレートラインP l 電位を 1/2 V ccから V ccにする。以後の動作に 述したモード切り替え投作と同様である。この うにして強誘電体の分極方向による情報を電荷 有無に対応させることができる。電荷の有無の に分極方向も反対のままであるのも同様である プリチャージ電位 V pcが V ss、プレートラインi 位 V plが V ccであるため、分極によるデータが

揮発記憶モードで * 0 * が記憶されていた場合は ピット線が V s s になっているため、ピット線とブ レートラインが同者位になり電荷はキャンセルさ れる。このようにして強誘電体の分極方向による 情報を発荷の有無に対応させることができる。 電 荷の有無の他に分極方向も反対のままであるのも 同様であるが、プリチャージ電位 V ecが V cc、ブ レートライン電位VisがVssであるため、分極に よるデータか °O°、つまりピット規程位かVss であったものを読み出す場合やリフレッシュ時に おいて分極が反転することになる。しかし、電荷 の有無によって生じる電位差を拡げる方向に働く のでやはり支降はない。者き込み時に反転しても、 同様に支障はない。

③ V pcが V ss、 V plが V ssのモード切り替え ブリチャージ電位 V pcを V ss、ブレートライン 電位 V P L を V s s として選んだ場合の動作を第11図 のタイミングチャートを登照して説明する。

不揮発記憶モードの情報の読み出しをVssフロ ーティングで行った後、センスアンプ 5によりピ サ えイタ フィニチ)らのNイ ン図 ロビニチ)

ット線対 B L i 、 B L i の電位が決定される。電 位切り替え手段 1の第1スイッチングトランジス タFR」をV ccからV ss(オフ)、第2スイッチ ングトランジスタFRz をVssからVcc (オン) に変化させてプレートラインPLの電位を 1/2 VccからVssにする。すると不揮発記憶モードで ・1 ° が記憶されていた場合はピット線がVccに なっているため、ブレートラインPLの電位Vss との間で電荷が蓄えられる。逆に不揮発記憶モー ドで * 0 * が記憶されていた場合はピット線が Vssになっているため、ピット線とブレートライ ンが同電位になり電荷はキャンセルされる。この ようにして強誘電体の分極方向による情報を電荷 の有無に対応させることができた。この場合も電 荷の有無の他に分極方向も反対のままであるが、 プリチャージ電位 V pcとプレートライン電位 V pt が同電位のため、同じデータを読み出している場 合の再書き込み又はリフレッシュ時において分極 の反転は起こらないので動作上は全く支障がない。 更に、 D R A M モードでテータを書き替えた場合

除する。メモリセルと外部とを接続するデータ入 出力線 I / O 、 T / O は書き込みデータ D i Nに従ん い信号がVss又はVccに確定している。その後、 アドレス信号の指定によりローデコーダノワード 銀ドライバ 1を動作してワード線WL」をVssか ら∨ccに引上げる。この状態でメモリセルは、ピ ット線BL」に接続される。一方、アドレス信号 の指定によりカラムデコーダンカラムセレクト線 ドライバ Bを動作し、選択されたカラムセレク ト線CSL:をVssからVccに引き上げると、 カラム選択用スイッチングトランジスタCF;。、 C F:.がオンしてデータ入出力線 I / O 、 I / O とピット線対BL:、BL;がそれぞれ接続され、 データ入出力線 1 / 0、 1 / 0の電位 (V ss又は V cc) とピット線対BL: 、BL: の電位が等し くなる。こうすることによりピット線BL:が V ccであった場合には電位が V ccのプレートライ ンPLの間に電位差を生じず、電荷がキャンセル される。ピット級対BL」がVssであった場合に はプレートラインPLの間で電位差が生じ、メモ

には分極が反転することがあるが、音き込み時で あるため同様に全く支障はない。

[DRAMモードでの動作]

本実施例3の弦誘電体メモリでのDRAMモードにおける書き込み動作およびタイミングを第12 図を参照して説明する。

ブレートライン電位 V PLは、 V ccでも V S S でもよいが、ここでは V ccとしている。従来の D R A M と同様に、チップイネーブル C E が L レベルに下げられる前に書き込みサイクルにしておくことにより、書き込みサイクルルにあら、チップイネーブル C E が L レベルされる。チップイネーブル C E が L レベル 部でけられる B L 1 以 B L 1 は第2インライズ 回路 4によいる。

第2クロック信号 o z を V s s に し、ピット線対 B L i 、 B L i の ブリチャージ、イコライズを解

リセルに電荷が蓄えられる。書き込みがなされた後、ワード線WL」をVccからVssに引き下げてメモリセルをピット線BL」から切り離す。カラムセレクト線CSL。をVccからVssにすることにより、ピット線対BL。、BL」はデータ入により、ピット線対BL。、BL」はデータとは第2クロック信号の。をVssからVccにし、第2イコライズ回路 4によりピット線対BL。

BLIを 1/2 V ccにイコライズする。チップイネーブル CEがHレベルに引き上げられ、書き込みサイク信号WEをHレベルにすることで書き込みサイクルを終了する。この一連の動作で、アドレスで指定された弦誘電体メモリセルにデータが書き込まれ、保持される。また、DRAMモードではリフレッシュ動作が従来のDRAMと同様に必要である。

なお、前述した書き込み動作においてプレートライン電位 V・Lを V・sとした場合の動作を第13図 のタイミングチャートを参照して説明する。この動作では、ビット線が Vccであった場合にプレー

トラインPLの間 位差が生じメモリセルに電荷が蓄えられ、ピット線がVssであった場合にはプレートラインPLの間で電位差を生じず、電荷がキャンセルされる点が異なるだけで他の動作は 前述したのと全く同じである。

次に、前記書き込みモードにより書き込まれているデータの読み出し動作及びタイミングを前っている。書き込まれているデータを読み出すっては、第1イコライとしては、第1イコライとは、第1イコライズ回路 4の電位 1/2 V ccを用いる 2 イコライズ回路 4の電位 1/2 V ccを用いる 2 イコライズ回路 4の電位 1/2 V ccを用いる 2 付った で、近にする方法と V s sにする 方とで はなられた アレートライン電位 V ple を V ccにする場合に 送明する計6 通りある。

① V rcが V cc、 V rLが V ccの読み出しモードビット級のプリチャージには、第1イコライズ回路 3の電位 V rcを V ccとして用い、プレートライン P L の電位 V rlを V ccにする場合の読み出し

させ、ワード線WL;をVssからVccに引き上げ る。これと同時に強誘電体メモリセルが繋がる一 方のピット線BL;の相補(他方)のピット線 B L 1 に常誘電体コンデンサdDC.及びスイッ チングトランジスタdDF′ からなるDRAMモ - ド用ダミーセルが繋がるようにダミーワード段 デコーダノドライバー2が働く。つまり、一方の D R A M モード用グミーワード線 d D W L が選択 され、V ssから V ccに引き上げられることにより 前記DRAMモード用ダミーセルが他方のヒット 粮 B Lig に繋がる。すると選択された弦誘電体メ モリセルにはピット級BL』の電位Vcc、プレー トラインPLの棺位Vccが加えられることになる。 この時、メモリセルに電荷が蓄えられている場合 はピット線の電位低下が大きく、電荷が蓄えられ ていない場合は電位低下が小さくなる。 D R A M モード用ダミーセルは、 強誘電体キャパシタの半 分の容量を持つ常誘電体キャパシタを用いること により、従来のDRAMと同様にデータの差がピ ット線対 B L:、 B L: の電位差と行って現われ

動作を第14図のタイミングチャートを参照して明する。

チップイネーブルでEがLレベルに下げるこ時に書き込み信号WEがHレベルになって、ことにより読み出しサイクルが開始される。チーイネーブルでEがLレベルに下げられる以前にメモリアドレスは確定しているものとする。エブが選択されていない時にはピット線対BL BL: は第2イコライズ回路 4によって 1/2・にブリチャージ、イコライズされている。

第2クロック信号の2をVssにして、ビットを対BL」、BL」のプリチャージ、イコラインに第1クロック信号のリーをVssに引き上げ、第1イコライン回路 3によりピットは対BL」、BL」はVccにプリクに得対BL」を対 3をと、 第1クロック信号の1を対 BL」は Vccにプリクには 3をと、 Color で、 Color で、

る。この状態でセンスアンブ信号 ø ACT 、 ø AC-をそれぞれ投作してセンスアンプ 5を動作させる ことにより、竜位低下の小さいピット線の電位に Vccに引き上げられ、磁位低下の大きいピット碌 の竜位はVssに引き下げられる。従来のDRAM と同様に破壊読み出しのため、読み出しの際には 希荷はすべて失われてしまうが、センスアンプ : による電位決定により再書き込みが行われる。ど ット線BL,、BL,の電位が確定した後、アド レス信号の指定によりカラムデコーダノカラムセ レクト線ドライバ 6を動作し、選択されたカラム セシクト線CSL:をVssからVccに引き上げる。 すると、ピット線BL』、BL」とデータ入出力 線1/0、1/0がそれぞれ接続され、1/0パ ッファを通して出力データが D ουτ に出力される のは実施例1と同じである。カラムセレクト線 CSL; がVccからVssになり、データ入出力線 I/O、I/Oはピット線対BLI、BLIから 切り離される。 ワード線WLiをVccからVssに 引き下げて、技ワード線WL」に繋がったメモリ

セルをピット線 B L 1 から切り離す。センスアンプ信号 φ A CT 、 P A CT を操作してセンスアンプ 5 の動作を停止し、第 2 クロック信号 φ 2 を V s s から V c c にしてピット線対 B L 1 、 B L 1 を 1/2 V c c に イコライズする。チップイネーブル C E が H レベルに引き上げられることで読み出しサイクルを終了する。

② V P c が V s s 、 V P L が V c c の 読み出しモード 者き込まれているデータを読み出す前、第1イコライズ回路 3 によりピット線のプリチャージ電位 V P c を V s s とした場合の読み出し動作を第15 図のタイミングチャートを参照して説明する。

第2クロック信号の z を V s s にし、ピット線対 B L i 、 B L i のブリチャージ、イコライズを解除すると同時に第1クロック信号の i を V s s から V c c に引き上げる。これによりピット線対 B L i 、 B L : は、 V s s に引き下げると、ピット線対 B L : 、 B L : は V s s レベルに保たれたままフローティング状態に

り、電位上昇の大きいピット線対BL:、BL:の電位はVccに引き上げられ、電位上昇の小さいピット線対の電位はVssに引き下げられる。その他の動作は上記と同様である。

③ Vecが Vcc、Veiが Vssの読み出しモード 第1イコライズ回路 すによりピット 線のプリチャージ電位 Vecを Vccとし、プレートライン電位 Velを Vssにした場合の読み出し動作を第16回の びタイミングチャートを参照して説明する。

なる。この状態でアドレス信号の指定によってロ ーデコーダノワード線ドライバ 1を動作し、選択 されたワード級WL;をVssからVccに引き上げ る。これと同時に強誘電体メモリセルが繋がる一 方のビット線BL」の相補(他方)のビット線 B L i に常誘電体コンデンサdDC′及びスイッ チングトランジスタdDF′ からなるDRAMモ ード用ダミーセルが繋がるようにダミーワード線 デコーダ/ドライバ 2が動く。すると選択された 強誘電体メモリセルには、ピット級BL」の電位 Vss、プレートラインPLの電位Vccがかかり、 だ有が蓄えられていた場合にはほとんど電流が流 れず、花荷が番えられていなかった場合には電流 が流れ込むことになる。これに伴い、前者ではピ ット線の竜位上昇が小さく、後者ではピット線の 電位上昇が大きくなる。 DRAMモード用ダミー セルとしては、ブリチャージ電位 Vipcを Viccとし た時と同じダミーセルを用いればよい。この状態 でセンスアンブ動作信号 ø Act 、 ø Act をそれぞ れ提作してセンスアンプ 5を動作させることによ

他の動作は同じである。

③ V ecが V ss、 V elが V ssの統み出しモード 第 1 イコライズ回路 3によるピット線のプリチ + 一ジ電位 V ecを V ssとし、プレートライン電位 V elを V ssにした場合の読み出し動作を第 17図の タイミングチャートを参照して説明する。

⑤ビット段ブリチャージ電位が 1/2V cc。 V * L が V ccの 読み出しモード 第2イコライズ回路 4によりピット級のブリチャージ電位を 1/2 V ccとし、ブレートライン電位 V ptを V ccにした場合の統み出し動作を第 i 8 図の タイミングチャートを参照して説明する。

チップが選択されていない時には、ピット線対 B L , 、 B L , は第2イコライズ回路 4によって 1/2 V ccにプリチャージ、イコライズされている。 この場合は、第1イコライズ回路 3を動作させず、 第2クロック信号 φ z を V s s にしてビット 線対 BL_1 、 $\overline{BL_1}$ のプリチャージ、イコライズを解 除すると、ピット親対 B L 1 、 B L 1 は 1/2 V cc レベルに保たれたままフローティング状態になる。 アドレス信号の指定によってローデューダノワー ド線ドライバ 1を動作し、選択されるワード線 W L , を V s s か ら V c c に引き上げると、選択され た強誘電体メモリセルにはピット線BL:の電位 1/2 V cc、プレートラインPLの電位 V ccが加え られる。ここでメモリセルに電荷が蓄えられてい る場合はピット段電位が 1/2Vccよりわずかに低 くなり、電荷が蓄えられていない場合は 1/2 V cc

た弦誘電体メモリセルにはピット線BL:の電位Vssが知わる。ここでメモリセルに電荷が蓄えられている場合は、ピット線の電位が 1/2 Vccからわずかに高くなり、電荷が蓄えられていない場合は 1/2 Vccより低くなる。センスアンプ 5により前者は Vccに引き上げられ、後者は Vssに引き下げられる。その他の動作は同じである。

以上述べた通り、プリチャージ電位やプレートライン電位の取り方がいくつか考えられるが、いずれの方法でもDRAMとして良好に動作させることができる。

[DRAMモードから不揮発記憶モードへの 切り替え]

この動作は、DRAMモードの情報を読み出し、 脳次不揮発記憶モードに書き込んでいくため、 削 述した 6種のDRAMモードの読み出し方法に対 応して以下に説明するように 6通りの方法がある。 しかし、基本的な動作はすべて同じである。 より高くなる。センスアンプ 5により前者は V s: に引き下げられ、後者は V ccに引き上げられる。 その他の動作は同じである。

⑥ピット線プリチャージ電位が 1/2 V cc、 V Pi が V s sの読み出しモード

第2イコライズ回路 4によりピット線のブリチャージ電位を 1/2 V ccとし、ブレートライン電位 V plを V ssにした場合の読み出し動作を第19図のタイミングチャートを参照して説明する。

チップが選択されていない時には、ピット線対BLi、BLiは第2イコライズ回路 4によって1/2 V ccにブリチャージ、イコライズ回路 3を動作されている。この場合は、第1イコライズ回路 3を動作させ対BLi、BLiのブリチャージ、イコライズを対解なると、ピット線対BLiは1/2 V ccレベルに保たれたままフローティング状態になったルルに保たれたままフローティング状態になったレベルに保たれたままでローデコーダノアドレス信号の指定によってローデコーダノアによってリス信号の指定によってリーデューがリンス信号の指定によってリーデューがリンス信号の指定によってリーデューがリンス信号の指定によってリーデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューがリンス信号の指定によってローデューをリンス信号の指定というには、ピット線対象を対象を表示している。

① V rc、 V rlの両方が V ccのモード切り替え ブリチャージ市位 V rc、ブレートライン電位 V rlのいずれも V ccとした時の動作を第20図を参 照して説明する。

DRAMモード動作信号DRは、DRAMモードではLレベルに保たれている。また、これに伴って電位切り替え手及 7の第1スイッチングトランジスタFR: はVss(オフ)、第2スイッチングトランジスタFR: はVss(オフ)に保たれてブレートライン電位はVssになっている。チャでイネーブル CEが、Lレベルに下げられる前ににより、DRAMモードから不健発記とモードへの切り替えサイクルが開始される。

切り替えの手順としては、DRAMのリフレッシュと同様にローアドレスを順にスキャンしていき、ワード線に繋がっている強誘電体メモリセルの電荷の有無による情報を分極による情報に関切り替えていく。この優作を全てのワード線について行えば、切り替えが完了したことになる。ロ

- P.

欿

Ø

₹.†

₹

š.

÷.

ーアドレスをカウントアップする方法としては専用にカウンタを用意することもできるが、本実施例ではリフレッシュカウンタを1スキャンさせて用いた。

チップが選択されていない時には、ピット線対 B L 、 B L 、 は 第 2 イコライズ 回路 4によって 1/2 V ccにブリチャージ、イコライズされている。 第2クロック信号 oz をVssにして、ピット線対 B L i 、 B L i のブリチャージ、イコライズを解 除すると同時に第1クロック信号φ」をVssから V ccに引き上げた後、第1クロック信号 ø 』を Vssに引き下げることによりピット線対BL。、 B L i は V ccのフローティング状態になる。ここ で、アドレス信号の指定によりローデコーダノワ ード線ドライバ 1を動作し、最初のワード線 WL:をVssからVccに引き上げる。これと同時 に強誘電体メモリセルが繋がるピット線BL」の 相補のピット線BLIにDRAMモード用ダミー セルが繋がるようにダミーワード銀デコーダノド ライバ 2が動く。前述したDRAMモードでの読

1/2 V ccになるため、書き込み時に蓄えられた電 荷がキャンセルされる。しかし、電位差は0であ るから、者き込まれた分極は変化しない。その後、 ワード線 W L: を V ccから V ssにすることにより 弦誘電体メモリセルはピット線BL.から切り離 される。第2クロック信号φzをVccからVssに すると同時に、第1クロック信号φ」をVssから Vccに引き上げた後、引き下げてVccフローティ ング状態にする。この間に、電位切り替え手段 7 の第1スイッチングトランジスタFR; をVccか う V s s (オフ) を、第2スイッチングトランジス タFR,をVssからVcc(オン)に変化させてブ レートライン電位を 1/2 V ccから V ccにしておく。 そして、アドレス信号の指定によりローデコーダ ノワード線ドライバ 1を動作し、選択された次の ワード線W L z を V ssから V ccに引き上げ、上尼 投作を扱り返す。全てのワード線について上記提 作が済んだ後、第2クロック信号φzをVccにし て、ピット線対BL』、BL』を 1/2 V ccにプリ

チャージ、イコライズする。また、同時に電位切

み出しと同様に強誘電体メモリセルの電荷の有無 による竹根を読み出し、センスアンプ 5によりピ ット線対 B L : 、 B L : の電位が決定される。こ の状態のまま電位切り替え手段 1の第1スイッチ ングトランジスタFR: を V cc (オン) 、 気 2 ス イッチングトランジスタFRzをVss(オフ) に 変化させてブレートライン 苞位を V ccから 1/2 V ccにする。するとDRAMモードで ・1 ° が記 低されていた場合はピット線が V ccとなり、プレ ートライン電位 1/2Vccとの間に電位差が生じて ピット線からブレートラインに向かって分極され る。また、DRAMモードで °O° が記憶されて いた場合はピット線がVssとなり、ブレートライ ン電位 1/2 V ccとの間に電位差が生じてブレート ラインからピット線に向かって分極される。セン スアンブ信号 ø ACT 、 ø ACT を操作してセンスア ・ンプ 5の動作を修止した後、第2クロック信号 ウzを∨ssから∨ccにしてピット線対BL;、 BL: を 1/2 V ccにイコライズする。これにより 強誘電体メモリセルの両電極の電位がどちらも

切り替え信号 C H G を H レベルにし、チップイネーブル C E を H レベルにすることにより D R A M モードから不任免記憶モードへの切り替えサイクルが終了する。

② V p cが V ss、 V p Lが V c c のモード切り替え ブリチャージ 電位 V p c を V ss、 ブレートライン 電位 V p L を V c c と して選んだ場合の動作を第 21 図のタイミングチャートを参照して説明する。

DRAMモードの情報の読み出しをVssフロー

ティングで行った センスアンプ 5によりピット B L i 、 B L i の電位を決定する。この火定する。このが発生のまま電位切り替え手段 7の第1スイッチングトランジスタ F R z を V cc から マスイッチングトランジスタ F R z を V cc から でまる。このようには 本のと同様である。このようには 対応させることの有無による情報を分極方向に対応させる。

③ V rcが V cc、 V rlが V ssのモード切り替え ブリチャージ電位 V rcを V cc、 ブレートライン 電位 V rlを V ssとして選んだ場合の動作を第22図 のタイミングチャートを参照して説明する。

DRAMモードの情報の読み出しをVccフローティングで行った後、センスアンプ 5によりピット線対BLi、BLiの電位を決定する。この状態のまま電位切り替え手段 7の第1スイッチングトランジスタFRiをVssからVcc(オン)、第2スイッチングトランジスタFRiをVccから

⑤ピット親プリチャージ電位が 1/2Vcc、VPLがVccのモード切り替え

ブリチャージ電位を第2イコライズ回路 4の電位である 1/2 V ccとし、ブレートライン電位 V riを V ccにする場合の動作を第24図のタイミングチャートを参照して説明する。

チップが選択されていない時には、ピット線対 B L : 、B L : は第2インコライズ回路 4にている 1/2 V ccにブリチャージ、イコライズ 回路 3 は動 ト 線 動 ト 線 音 の で が ままでして、コライズ 2 V s s にして、 B L : 、B L : は 1/2 V cc の場合は、第1イコライズにして、コライズを B L : 、B L : は 1/2 V cc B L : 、B L : は 1/2 V cc D R A M モードの 情報 スカーティング で行った 後 L : の の 状 を の な か ら V cc (オン) の 状 態 の まま 電 の け の す スタ F R : を V s s か ら V cc (オン) ら 第2スイッチングトランジスタ F R 2 を V cc か ら 2 スイッチングトランジスタ F R 2 を V cc か ら 2 スイッチングトランジスタ F R 2 を V cc か ら

Vss (オフ) に変化させてブレートライン電: Vssから 1/2 Vccにする。以後の動作は、前; たのと同様である。このようにして強誘電体の 何の有無による情報を分極方向に対応させるこ ができる。

③ V Pcが V ss、 V PLが V ssのモード切り替え ブリチャージ電位 V Pc及びプレートライン電 V PLを共に V ssとして選んだ場合の動作を第23 のタイミングチャートを参照して説明する。

DRAMモードの情報の読み出しをVss7ロティングで行った後、センスアンプ 5によりで ト親対BLi、BLiの電位を決定する。こので ・ は対BLi、BLiの電位を決定する。こので ・ のまま電位切り替え手段 7のらVcc(オン)の トランジスタFRiをVssからVcc(オン)から 2スイッチングトランジスタFRiをVccか位 Vssから 1/2Vccにする。以のの サートラインの である。このようにして たのと同様である。このようにに対応させること できる。

Vss(オフ)に変化させてブレートライン電位をVccから 1/2 Vccにする。以後の動作は、前述したのと同様である。このようにして強誘電体の電荷の有無による情報を分極方向に対応させることができる。

⑥ビット線ブリチャージ電位が 1/2 V cc、 V pi が V s s のモード切り替え

ブリチャージ電位 V pcを第2イコライズ回路 4の電位である 1/2 V ccとし、ブレートライン電位 V plを V ssにする場合の動作を第24図のタイミングチャートを参照して説明する。

DRAMモードの情報の読み出しを 1/2 V ccフローティングで行った後、センスアンブ 5によりピット線対 B L i 、 B L i の電位を決定する。この状態のまま電位切り替え手段 7の第1スイッチングトランジスタ F R i を V cc (オン)ら スタテス・マチングトランジスタ F R i を V cc から V ssから 1/2 V ccにする。以後の動作は、前述である。このようにして強誘電体の電

逆さって

্য

ッ代デ

宿の有無による情報を分極方向に対応させること ができる。

以上説明した実施例3によれば、電源印加中はDRAMモードで動作させ、強誘電体の分極反転回数を減らし、電源を切る前に不揮発記憶モードに移行してメモリの情報を保持することが可能な強誘電体メモリを得ることができる。 実施例4

を切り替えて使用することが可能で、強誘電体の分極に伴うアクセスタイムの遅れや強誘電体の分極疲労現象による寿命低下を回避できる等顕著な効果を奏する。

4. 図面の簡単な説明

[発明の効果]


以上詳述した如く、本発明によれば従来の DRAMと同様な構造、回路構成で不揮発性を有 し、リフレッシュが不要な高集積度の強誘電体メ モリを提供できる。また、本発明の別の強誘電体 メモリによればDRAMモードと不揮発性モード


の書き込みが作を説明するためのタイを説明するためのタイを説明するためのタイを説明がある。 第13図は本実施例の書き込み動作を説明の書き込み動作を説明図である。 第14図では本実施のでは、第14図では、第14図では、第14図では、第14図では、第14図では、第14図では、第14図では、第14図では、第14回図では、11回回では、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回のでは、11回

1…ローデコーダノワード線ドライバ、 2…ダミーワード線デコーダンドライバ、 3…第1イコライズ回路、 4…第2イコライズ回路、 5…センスアンプ、 6…カラムデコーダ・カラムセレクト線ドライバ、 7…電位切り替え手段、WL」、WL」…ワード線、DWL、… MRAMモード


用ダミーワード線、 BL 1 … ピット線対 M C 、 M C … 強誘電体コンデンサ、 D C 、 D C … 登照用常誘電体コンデンサ、 d D C 、 d D C … 常誘電体キャパンタ、 M F 、 M F 1 、 D F 、 D F で スイッチングトランジスタ、 F R 1 … 第 1 スイッチングトランジスタ、 F R 2 … 第 2 スイッチングトランジスタ、 o 1 、 o 2 … クロック信号、 f トランジスタ、 o 1 、 o 2 … クロック信号、 f / O … データ入出力線。

出颠人代理人 弁理士 鈴江武彦







8)





カラムデコーダ/カラムセレクト





-582-












































手統補正書

平成 5.5.月8 日

特許庁長官 吉田文設 段


- 事件の表示
 特願平2-84680号
- 発明の名称
 強誘電体メモリ
- 補正をする者
 事件との関係 特許出頭人
 (307) 株式会社 東芝
- 4.代理人 東京都千代田区数が関3丁目7番2号 〒100 電話 03(502)3181(大代表) (5847) 弁理士 鈴 江 武 彦
- 5. 自 発 補 正
- 6. 補正の対象 図 面




方式與

7. 補正の内容

図面の第3図を別紙の如く訂正する。





第 27 図

